학과소식

전북대학교 전자정보공학부 ‘차세대 인공지능 반도체소자 및 회로 연구실’ 소속 박서현 석사과정(지도교수 배학열)의 연구 내용이 응용물리분야의 국제 저명 학술지인 ‘Applied Physics Letters(APL)’의 2025년 3월호 표지 논문 및 편집장 추천 연구(Editor’s pick)에 선정됐다.

(링크: https://pubs.aip.org/aip/apl/article/126/12/122102/3340391/Determination-of-donor-and-acceptor-like-interface)

반도체 트랜지스터는 전자기기의 핵심 구성요소로 성능 및 집적도 향상을 위해 초미세공정을 적용하여 개발되어 왔다. 하지만, 소자 소형화에 따라 소스와 드레인 간 거리가 가까워지게 되어 누설전류가 발생하는 단채널현상(Short Channel Effect)이 나타났고 이를 극복하기 위해 Planar FET구조부터 3차원 FinFET구조까지 개발되었다. 특히, 최근에는 CFET(Complementary Field-Effect Transistor) 및 Forksheet FET와 같이 3차원 GAA(Gate-All-Around)구조를 이용해 트랜지스터의 전류가 흐르는 채널을 게이트가 둘러싸고 이러한 채널을 수직으로 적층하여 성능을 극대화하는 집적기술이 개발되고 있다.

배학열 교수 연구팀은 KAIST 최양규 교수 그룹과 협력하여 GAA 나노와이어를 5단으로 수직 적층한 소자(Vertically Stacked Si-NW GAA FET)를 개발하고, 전류-전압(I-V) 및 광응답특성을 이용해 반도체 소자내 계면결함밀도를 분석하는 연구를 수행하였다. 반도체소자의 결함은 전기적 특성 및 성능을 저하시키고 장기적으로 고속/반복 동작에 의한 치명적인 소자 신뢰성열화를 유발할 수 있기 때문에 이를 정량적으로 분석하고 공정 및 설계에 반영하는 것이 매우 중요하다.

이를 위해 연구팀은 반도체 밴드갭에너지보다 작은 에너지를 갖는 광원(Eph<Eg)과 단일 I-V 특성커브를 사용하여 반도체 밴드갭 내 전 영역(Full-Bandgap Energy)의 계면 결함 밀도를 분석하는 방법을 제안하였다. 특히, 광응답 GIDL(Gate Induced Drain Leakage)전류특성을 적용한 본 연구는 계면에서의 전하 포획 및 전계하에서의 양자 터널링 등 복합적인 물리적 현상을 실험적인 데이터를 기반으로 분석하였다.

차세대 고집적 반도체 소자의 성능향상을 위해 소재 및 공정, 구조를 반영한 정밀한 전기적특성분석이 중요한만큼 이번 연구결과는 실리콘기반 3차원 로직 및 메모리반도체 소자 개발에 있어 응용가치가 매우 클 것으로 기대된다.

한편, 이번 연구는 한국연구재단 ‘나노 및 소재기술개발사업(소재글로벌영커넥트)’의 지원을 받아 수행됐다.